【quartus】HDL输入设计详解攻略

1、这里我们默认您已经新建好了工程，选择【File】-【New】命令，出现以下对话框

3、选择【File】-【Save As】命令，改变文件名，本实例改为exercise290与工程名一致

6、新建波形文件.vwf。

7、选择【File】-【鲍伊酷雪New】命令，出现New对话框，选择Other Files选项卡上的Vector Waveform File项。单击【OK】按钮，出现波形窗口，改名为exercise2.vwf；

8、将所列出的端口拖放到波形文件的引脚编辑区

13、时序仿真

14、选择【Process坡纠课柩ing】-【Simulator Tool】命令，出现Simulator Tool对话框，在Simulator mode栏中选项功能仿真模式Timing，然后单击【start】按钮，仿真成功后，单击OK按钮关闭信息窗口。单击【report】按钮观察时序仿真结果

16、单击【start】按钮，分析成功后，单击【ok】按钮关闭信息窗，单击单击【report】按钮观察时序分析结果

18、观察编译（综合）结果

19、观察电路图：选择【Tools】-【Netlist Viewers】-【RTL Viewer】命令

21、观察适配后的电路图：选择【Tools】-【Netlist Viewers】-【Technology Map Viewer】命令

23、观察器件内部的布局布线网表，选择【Assignments】-【Timing Closure Floorplan】命令