数字钟电路设计与Multisim仿真

1、设计方案：利用555产生1kH所鼙艘疯z的时钟信号，再利用三个74LS160串联进行分频，产生1Hz的时钟信号，并将其导入用74LS161和与非门设计的00-59的循环计数电路（即数字钟的“秒”计数电路）中，然后依次是“分”计数电路和“时”计数电路，同时用数码管显示出来。最后，再在这基础上添加整点报时和校时功能。

3、信号产生电路设计见下图，原理说明：利用555及电阻电容构成一个能够产生1kHz时钟信号的电路，再利用三个十进制的74LS160进行分频，从而产生1Hz的时钟信号。

5、“时”计数电路设计见下图，骒貉缭塄原理说明：利用十六进制的74LS161和与非门构成一个0-9循环计数器并能够进位，但左右两计数器同时达到“2”和“4”时将它们同时清零，从而实现00-23循环计数的功能。

7、校时电路设计如下图，原理说明：利用一个按钮开关，当开关按下时，就会产生一个低电平给计数器，从而在下降沿时计数器加1。