关于quartus无法仿真由代码生成的原理图文件

2025-05-03 17:31:51

1、这里用verlog建立一个与门

3、这是使用与门连接的电路图

5、点击Project下的set as Top-Level entity

6、此时再将原理图仿真一下，这时再在波形图中将引脚导入，这时会发现出现了四个引脚A,B,C,D。

声明：本网站引用、摘录或转载内容仅供网站访问者交流或参考，不代表本站立场，如存在版权或非法内容，请联系站长删除，联系邮箱：site.kefu@qq.com。